IBM представила первый 0,7-нм техпроцесс и трёхмерную архитектуру наностековых транзисторов

IBM представила первую в отрасли технологию производства кремниевых чипов субнанометрового класса с нормами 0,7 нм, или 7 ангстрем. Технология стала развитием идеи нанопроводных каналов, полностью окружённых затворами (GAA, Gate-All-Around). Практическая реализация техпроцесса должна состояться не позднее 2031 года, обещая принести с собой значительное сокращение энергопотребления чипов при росте производительности.

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Компьютер месяца, спецвыпуск: во что дефицит чипов памяти превратил бюджетные игровые ПК и при чем здесь Steam Machine

Сравнительный тест камер флагманских смартфонов (2026): итоги

Топ-10 смартфонов до 10 тысяч рублей (2026 год)

Снято в Голливуде? Почему Стэнли Кубрик физически не смог бы подделать лунную походку

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Источник изображения: IBM

В настоящий момент IBM вместе с японской компанией Rapidus находится на этапе внедрения массового производства 2-нм чипов с нанопроводными транзисторными GAA-каналами. Технология родилась около 15 лет назад в содружестве с компанией Samsung, пути с которой у IBM позже разошлись. Несмотря на переход от FinFET к GAA, массивы транзисторов на кристалле продолжают оставаться, по сути, планарными. «Настоящее 3D» всё ещё впереди, когда транзисторы будут размещаться друг над другом в два, а то и более слоёв. Работы в этом направлении ведутся со всё возрастающей интенсивностью, и компания IBM также участвует в этой игре.

Как стало известно, следующим шагом IBM после «наностраничной» транзисторной архитектуры станет «наностековая» архитектура (NanoStack). Вместо дальнейшего «плоского» ужатия транзисторов на поверхности пластины IBM предлагает вертикально и со смещением укладывать транзисторы друг относительно друга наподобие технологии CFET, предложенной бельгийским исследовательским центром IMEC. За неимением иллюстрации от IBM для наглядности поместим иллюстрацию IMEC, как это может выглядеть.

Источник изображения: IMEC

По мнению IBM, у наностраничных транзисторов лучше контроль канала и меньше утечки, но для дальнейшего роста плотности масштабирование следует перенести в «третье измерение». Это обеспечит развязку с помощью сверхтонких диэлектриков, возможность раздельного проектирования верхнего и нижнего каналов и электрические характеристики, сопоставимые с характеристиками наностраничных транзисторов или превосходящие их. Тем самым на кристалле размером примерно с ноготь, как на заглавной иллюстрации, IBM обещает разместить почти 100 млрд транзисторов, что примерно вдвое плотнее её 2-нм технологии Gate-All-Around, представленной в 2021 году.

Каналы транзисторов IBM шириной 15 атомов кремния

По расчётам IBM, новый техпроцесс может дать до 50 % прироста производительности либо до 70 % повышения энергоэффективности по сравнению с 2-нм техпроцессом. Отдельно подчёркивается возможность на 40 % улучшить масштабирование SRAM, что важно для ИИ-ускорителей: чем больше быстрой памяти можно держать рядом с вычислительными блоками, тем меньше энергии тратится на перемещение данных между процессором и внешней памятью. Именно энергопотребление и охлаждение становятся главным ограничителем роста дата-центров для искусственного интеллекта, с чем компания обещает, так или иначе, справиться.